• cmos高阻态怎么用

    CMOS高阻态是指CMOS门电路中输出引脚处于高阻态的状态,也就是输出端既不是逻辑高电平,也不是逻辑低电平。在CMOS门电路中,当输入信号满足门电路的逻辑条